# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

41.

IN RE APPLICATION OF: Youichi TOBITA			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR: OFFSET COMPENSATION CIRCUIT COMPENSATING FO CIRCUIT AS WELL AS DRIVE CIRCUIT WITH OFFSET-C LIQUID-CRYSTAL DISPLAY DEVICE USING THE OFFSE			SET-COMPE	COMPENSATION CAPABILITY AND	
		REQUEST FOR PRI	ORITY		
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. provisions of 35 U.S.C. §120.		S. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full ben §119(e):		U.S. Provisional Application(s) <u>Application No.</u>	) is claimed pu <u>Date Fil</u>	rsuant to the provisions of <b>35 U.S.C.</b> l <u>ed</u>	
	nts claim any right to prior isions of 35 U.S.C. §119, a		ations to which	h they may be entitled pursuant to	
In the matter	of the above-identified ap	plication for patent, notice is he	ereby given tha	at the applicants claim as priority:	
<u>COUNTRY</u> Japan Japan		2003-082580		MONTH/DAY/YEAR March 25, 2003 July 7, 2003	
Certified cor	oies of the corresponding C	Convention Application(s)			
-	ubmitted herewith				
☐ will be submitted prior to payment of the Final Fee					
□ were	☐ were filed in prior application Serial No. filed				
Rece				r under PCT Rule 17.1(a) has been	
□ (A) A	☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and				
☐ (B) Application Serial No.(s)					
	are submitted herewith				
	will be submitted prior to	payment of the Final Fee			
			Respectfully	Submitted,	
				VAK, McCLELLAND, EUSTADT, P.C.	
				mMGhul	
			Marvin J. Spivak		
Customer Number			Registration 1	No. 24,913	
22850			_ C. Irvin McClelland		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) C. Irvin McClelland
Registration Number 21,124



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月25日

出 願 番 号 Application Number:

人

特願2003-082580

[ST. 10/C]:


[JP2003-082580]

出 願
Applicant(s):

三菱電機株式会社

2004年 1月21日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

544415JP01

【提出日】

平成15年 3月25日

【あて先】

特許庁長官殿

【国際特許分類】

H03F 3/34

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

飛田 洋一

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊



# 【選任した代理人】

【識別番号】

100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】

100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【発明の名称】 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置

### 【特許請求の範囲】

【請求項1】 入力電位に応じた電位を出力する駆動回路のオフセット電圧 を補償するオフセット補償回路であって、

初段の一方電極が前記駆動回路の入力ノードに接続され、各々の一方電極が前段の他方電極に接続された第1~第N(ただし、Nは2以上の整数である)のキャパシタ、

前記入力電位を前記駆動回路の入力ノードに与えるとともに、前記第1のキャパシタの他方電極を前記駆動回路の出力ノードに接続し、前記第1のキャパシタを前記オフセット電圧に充電させる第1の切換回路、

前記第2~第Nのキャパシタを所定時間ずつ順次選択し、選択したキャパシタの一方電極に前記入力電位を与えるとともに、選択したキャパシタの他方電極を前記駆動回路の出力ノードに接続し、前記第1~第Nのキャパシタを前記オフセット電圧に充電させる第2の切換回路、および

前記第Nのキャパシタの他方電極に前記入力電位を与える第3の切換回路を備える、オフセット補償回路。

【請求項2】 前記 切換回路は、前記第1~第Nのキャパシタの他方電極をともに前記駆動回路の出力ノードに接続して前記第2~第Nのキャパシタの各々の端子間電圧を0 Vにリセットした後、前記第2~第Nのキャパシタを所定時間ずつ順次選択し、選択したキャパシタの一方電極を前記駆動回路の出力ノードから切離すとともに、選択したキャパシタの一方電極に前記入力電位を与え、前記第1~第Nのキャパシタを前記オフセット電圧に充電させる、請求項1に記載のオフセット補償回路。

【請求項3】 入力電位に応じた電位を出力する駆動回路と、

前記駆動回路のオフセット電圧を補償する請求項1または請求項2に記載のオフセット補償回路とを備える、オフセット補償機能付駆動回路。

【請求項4】 前記駆動回路は、



そのドレインが第1の電源電位を受け、そのソースが前記出力ノードに接続され、そのゲートが前記入力ノードに接続された第1の導電形式の第1のトランジスタ、および

前記出力ノードと第2の電源電位のラインとの間に接続された第1の定電流源 を含む、請求項3に記載のオフセット補償機能付駆動回路。

【請求項5】 前記駆動回路は、さらに、前記入力ノードと前記第1のトランジスタのゲートとの間に設けられ、前記入力電位を予め定められた第1の電圧だけ前記第1の電源電位側にレベルシフトさせた電位を前記第1のトランジスタのゲートに与えるレベルシフト回路を含み、

前記レベルシフト回路は、

第3の電源電位のラインと前記第1のトランジスタのゲートとの間に接続された第2の定電流源、および

そのソースが前記第1のトランジスタのゲートに接続され、そのドレインが第4の電源電位のラインに接続され、そのゲートが前記入力電位を受ける第2の導電形式の第2のトランジスタを含む、請求項4に記載のオフセット補償機能付駆動回路。

【請求項6】 前記駆動回路は、さらに、前記第1のトランジスタのソース と前記出力ノードとの間に介挿され、そのゲートが前記出力ノードに接続された 第2の導電形式の第3のトランジスタを含み、

前記レベルシフト回路は、さらに、前記第1のトランジスタのゲートと前記第2のトランジスタのソースとの間に介挿され、そのゲートが前記第1のトランジスタのゲートに接続された第1の導電形式の第4のトランジスタを含む、請求項5に記載のオフセット補償機能付駆動回路。

【請求項7】 前記駆動回路は、

第1の電源電位のラインと前記出力ノードとの間に接続されたトランジスタ、 前記出力ノードと第2の電源電位のラインとの間に接続された定電流源、および

前記出力ノードの電位が前記入力電位の電位に一致するように前記トランジスタのゲート電位を制御する差動増幅回路を含む、請求項3に記載のオフセット補



【請求項8】 請求項3から請求項7のいずれかに記載のオフセット補償機能付駆動回路と、

前記オフセット補償機能付駆動回路の出力電位に応じてその光透過率が変化する液晶セルとを備える、液晶表示装置。

### 【発明の詳細な説明】

## $[0\ 0\ 0\ 1\ ]$

# 【発明の属する技術分野】

この発明はオフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置に関し、特に、入力電位に応じた電位を出力する駆動回路のオフセット電圧を補償するオフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置に関する。

### [0002]

## 【従来の技術】

従来より、駆動回路のオフセット電圧をキャンセルするオフセット補償回路が 提案されている。このオフセット補償回路では、キャパシタをオフセット電圧に 充電し、そのキャパシタを駆動回路の入力ノードに接続することによってオフセット電圧を補償する(たとえば特許文献1参照)。

### [0003]

### 【特許文献1】

特開2000-114889号公報

#### [0004]

## 【発明が解決しようとする課題】

しかし、従来のオフセット補償回路では、駆動回路の入力ノードの寄生容量の 影響によりキャパシタの電圧が損失され、オフセット電圧を正確にキャンセルす ることができないという問題があった。

## [0005]

キャパシタの容量値を寄生容量よりも十分に大きくすれば損失電圧を小さくすることができるが、そのためにはキャパシタの面積を大きくする必要があり、オ

フセット補償回路の占有面積が増大してしまう。オフセット補償回路を液晶表示 装置のデータ線駆動回路に用いる場合、多数のオフセット補償回路が必要になる ので、特に問題が大きくなる。

### [0006]

それゆえに、この発明の主たる目的は、オフセット電圧を正確にキャンセルすることが可能なオフセット補償回路と、それを用いたオフセット補償機能付駆動 回路および液晶表示装置を提供することである。

## [0007]

## 【課題を解決するための手段】

この発明に係るオフセット補償回路は、入力電位に応じた電位を出力する駆動回路のオフセット電圧を補償するオフセット補償回路であって、初段の一方電極が駆動回路の入力ノードに接続され、各々の一方電極が前段の他方電極に接続された第1~第N(ただし、Nは2以上の整数である)のキャパシタと、入力電位を駆動回路の入力ノードに与えるとともに、第1のキャパシタの他方電極を駆動回路の出力ノードに接続し、第1のキャパシタを前記オフセット電圧に充電させる第1の切換回路と、第2~第Nのキャパシタを所定時間ずつ順次選択し、選択したキャパシタの一方電極に入力電位を与えるとともに、選択したキャパシタの他方電極を駆動回路の出力ノードに接続し、第1~第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタの他方電極に入力電位を与える第3の切換回路を備えたものである。

#### [0008]

また、この発明に係るオフセット補償機能付駆動回路は、入力電位に応じた電位を出力する駆動回路と、上記オフセット補償回路とを備えたものである。

#### [0009]

また、この発明に係る液晶表示装置は、上記オフセット補償機能付駆動回路と、オフセット補償機能付駆動回路の出力電位に応じてその光透過率が変化する液晶セルとを備えたものである。

## [0010]

### 【発明の実施の形態】

## [実施の形態1]

図1は、この発明の実施の形態1によるカラー液晶表示装置の構成を示すブロック図である。図1において、このカラー液晶表示装置は、液晶パネル1、垂直 走査回路7および水平走査回路8を備え、たとえば携帯電話機に設けられる。

### $[0\ 0\ 1\ 1]$

液晶パネル1は、複数行複数列に配列された複数の液晶セル2と、各行に対応 して設けられた走査線4および共通電位線5と、各列に対応して設けられたデー タ線6とを含む。

## [0012]

液晶セル2は、各行において3つずつ予めグループ化されている。各グループの3つの液晶セル2には、それぞれR、G、Bのカラーフィルタが設けられている。各グループの3つの液晶セル2は、1つの画素3を構成している。

### [0013]

各液晶セル2には、図2に示すように、液晶駆動回路10が設けられている。 液晶駆動回路10は、N型トランジスタ11およびキャパシタ12を含む。N型トランジスタ11は、データ線6と液晶セル2の一方電極2aとの間に接続され、そのゲートは走査線4に接続される。キャパシタ12は、液晶セル2の一方電極2aと共通電位線5との間に接続される。液晶セル2の他方電極には駆動電位VDDが与えられ、共通電位線5には共通電位VSSが与えられる。

# [0014]

図1に戻って、垂直走査回路7は、画像信号に従って、複数の走査線4を所定時間ずつ順次選択し、選択した走査線4を選択レベルの「H」レベルにする。走査線4が選択レベルの「H」レベルにされると、図2のN型トランジスタ11が導通し、その走査線4に対応する各液晶セル2の一方電極2aとその液晶セル2に対応するデータ線6とが結合される。

#### [0015]

水平走査回路 8 は、画像信号に従って、垂直走査回路 7 によって 1 本の走査線 4 が選択されている間に各データ線 6 に階調電位 V G を与える。液晶セル 2 の光 透過率は、階調電位 V G のレベルに応じて変化する。垂直走査回路 7 および水平

走査回路8によって液晶パネル1の全液晶セル2が走査されると、液晶パネル1の1つの画像が表示される。

### [0016]

図3は、図1に示した水平走査回路8の要部を示す回路図である。図3において、この水平走査回路8は、各データ線6に階調電位VGを与える前に各データ線6の電位をプリチャージ電位VPCにするためのイコライザ+プリチャージ回路15を含む。

## $[0\ 0\ 1\ 7]$

イコライザ+プリチャージ回路15は、各データ線6に対応して設けられたスイッチ16と、各隣接する2つのデータ線6に対応して設けられたスイッチ17とを含む。スイッチ16の一方端子はプリチャージ電位VPCを受け、その他方端子は対応のデータ線6に接続される。スイッチ16は、プリチャージ信号  $\phi$  P Cが活性化レベルの「H」レベルにされたことに応じてオンされる。スイッチ16がオンされると、各データ線6はプリチャージ電位VPCにされる。スイッチ17は、2つのデータ線6間に接続され、イコライズ信号  $\phi$  E Qが活性化レベルの「H」レベルにされたことに応じてオンされる。スイッチ17がオンされると、全データ線6の電位が平均化される。スイッチ16,17がオフにされた後、各データ線6に階調電位VGが与えられる。ここでは、プリチャージ電位VCPを0Vとする。

## [0018]

図4は、データ線6に階調電位VGを与えるための階調電位発生回路20およびオフセット補償機能付駆動回路25を含む。階調電位発生回路20およびオフセット補償機能付駆動回路25は、データ線6の数だけ設けられている。

#### [0019]

階調電位発生回路 2 0 は、第 1 電源電位 VH (5 V) のラインと第 2 電源電位 VL (0 V) のラインとの間に直列接続された n+1 個(ただし、n は自然数である)の抵抗素子 2 1.  $1\sim2$  1. n+1 と、n+1 個の抵抗素子 2 1.  $1\sim2$  1. n+1 の間の n 個のノードと出力ノード 2 0 a との間にそれぞれ接続された n 個のスイッチ 2 2.  $1\sim2$  2. n とを含む。

## [0020]

n+1個の抵抗素子  $21.1 \sim 21.n+1$ の間のn 個のノードには、それぞれ n 段階の電位が現われる。スイッチ  $22.1 \sim 22.n$  は、画像ノード信号  $\phi$  Pによって制御され、それらのうちのいずれか 1 つのみが導通状態にされる。出力ノード 20a には、n 段階の電位のうちのいずれか 1 つの段階の電位が階調電位 V G として出力される。オフセット補償機能付駆動回路 25 は、選択されたデータ線 6 が階調電位 V G になるようにデータ線 6 に電流を供給する。

## [0021]

図5は、オフセット補償機能付駆動回路25の構成を示す回路図である。図5において、このオフセット補償機能付駆動回路25は、プッシュ型駆動回路26、キャパシタ27.1,27.2およびスイッチS1,S2.1,S2.2,S3.1,S3.2,S4を含む。プリチャージ電位VCPは0Vであり、階調電位は0V~5Vであるので、データ線6の充電を行なえばよく、放電を行なう必要はない。そこで、このカラー液晶表示装置では、プッシュ型の駆動回路26が使用される。

## [0022]

プッシュ型駆動回路 2 6 は、図 6 に示すように、P型トランジスタ 3 1  $\sim$  3 3 、N型トランジスタ 3 4 , 3 5 および定電流源 3 6 , 3 7 を含む。P型トランジスタ 3 1 , 3 2 は、それぞれ第 3 電源電位 V H 1 (たとえば 1 0 V)のラインとノードN 3 1 ,N 3 2 との間に接続され、それらのゲートはともにノードN 3 2 に接続される。P型トランジスタ 3 1 , 3 2 は、カレントミラー回路を構成する

### [0023]

N型トランジスタ34,35は、それぞれノードN31,N32とノードN34との間に接続され、それらのゲートはそれぞれ入力ノードN21および出力ノードN22に接続される。定電流源36は、ノードN34から第4電源電位VL1(たとえば0V)のラインに所定の定電流を流出させる。P型トランジスタ33は、第3電源電位VH1のラインと出力ノードN22との間に接続され、そのゲートはノードN31に接続される。定電流源37は、出力ノードN22から第

4電源電位 V L 1 のラインに所定の定電流を流出させる。P型トランジスタ31,32、N型トランジスタ34,35および定電流源36は、差動増幅回路を構成する。

### [0024]

N型トランジスタ34には、入力ノードN21の電位V21に応じたレベルの電流が流れる。N型トランジスタ35には、出力ノードN22の電位V22に応じたレベルの電流が流れる。P型トランジスタ31と32はカレントミラー回路を構成し、P型トランジスタ32とN型トランジスタ35は直列接続されているので、トランジスタ31,32,35には出力ノードN22の電位V22に応じたレベルの電流が流れる。

## [0025]

V21がV22よりも高い場合は、P型トランジスタ31に流れる電流がN型トランジスタ34に流れる電流よりも小さくなってノードN31の電位が低下し、P型トランジスタ33に流れる電流が大きくなって電位V22が上昇する。V21がV22よりも低い場合は、P型トランジスタ31に流れる電流がN型トランジスタ34に流れる電流よりも大きくなってノードN31の電位が上昇し、P型トランジスタ33に流れる電流が小さくなって電位V22が低下する。したがって、V21=V22となる。

## [0026]

#### [0027]

図5に戻って、プッシュ型駆動回路26の入力ノードN21は、寄生容量C0を有する。図5では、この寄生容量C0は、入力ノードN21と接地電位GND

のラインとの間に接続されたキャパシタ28で示されている。また、負荷容量は 、出力ノードN23と接地電位GNDのラインとの間に接続されたキャパシタ2 9で示されている。キャパシタ27.1,27.2およびスイッチS1,S2. 1,S2.2,S3.2,S4は、プッシュ型駆動回路26のオフセット電圧V OFを補償するためのオフセット補償回路を構成している。

## [0028]

すなわち、スイッチS1は入力ノードN20と駆動回路26の入力ノードN21との間に接続され、スイッチS4は出力ノードN23と駆動回路26の出力ノードN22との間に接続される。キャパシタ27.1およびスイッチS2.1は、駆動回路26の入力ノードN21と出力ノードN22の間に直列接続される。スイッチS3.1は、入力ノードN20とキャパシタ27.1およびスイッチS2.1間のノードN1との間に接続される。キャパシタ27.2およびスイッチS2.2は、ノードN1とN22の間に直列接続される。スイッチS3.2は、入力ノードN20とキャパシタ27.2およびスイッチS2.2間のノードN2との間に接続される。

## [0029]

スイッチS1, S2. 1, S2. 2, S3. 1, S3. 2, S4の各々は、P型トランジスタでもよいし、N型トランジスタでもよいし、P型トランジスタおよびN型トランジスタを並列接続したものでもよい。スイッチS1, S2. 1, S2. 2, S3. 1, S3. 2, S4の各々は、制御信号(図示せず)によってオン/オフ制御される。

### [0030]

今、駆動回路 2 6 の出力電位 V 2 2 が入力電位 V 2 1 よりもオフセット電圧 V O F だけ低い場合について説明する。図 7 に示すように、初期状態では、すべてのスイッチ S 1, S 2. 1, S 2. 2, S 3. 1, S 3. 2, S 4 はオフ状態にされている。ある時刻 t 1 においてスイッチ S 1, S 2. 1, S 2. 2 がオンされると、駆動回路 2 6 の入力ノード N 2 1 の電位 V 2 1 は V 2 1 = V I になり、駆動回路 2 6 の出力電位 V 2 2 およびノード N 1, N 2 の電位 V 1, V 2 は V 2 2 = V 1 = V 2 = V I - V O F となり、キャパシタ 2 7. 1 はオフセット電圧 V

OFに充電されるとともにキャパシタ27.2の端子内電圧が0Vにリセットされる。

### [0031]

 $\Delta V 1 = V O F \cdot C O / (C O + C 1) \qquad \cdots (1)$ 

また、このときスイッチS2.2,S3.1がオンし、スイッチS3.2がオフしているので、ノードN2の電位V2はV2=VI- $\Delta$ V1となる。すなわち、ノードN2の電位V2は1回目のオフセットキャンセル動作で生じる損失電圧  $\Delta$ V1だけ入力電位VIよりも低い電位になり、キャパシタ27.2は $\Delta$ V1に 充電される。

## [0032]

#### [0033]

ノードN21の電位V1の上昇により、ノードN22の電位V22も同じ電圧

 $\Delta$ V1- $\Delta$ V2だけ上昇し、V22=VI- $\Delta$ V1+ $\Delta$ V1- $\Delta$ V2=VI-V2となる。なお、ノードN1の電位V1は、キャパシタ27.1,27.2のキャパシタンスをそれぞれC1,C2とすると、次式(2)で表わされる。

 $V1 = VI + \Delta V1 \cdot C2 / [C2 + C0 \cdot C1 / (C0 + C1)] \cdots (2)$  また、 $\Delta V2$  は次式 (3) で表わされる。

 $\Delta$  V 2 =  $\Delta$  V 1 · C 0 / [C 0 + C 1 · C 2 / (C 1 + C 2)] ····(3) ここで、説明を容易にするためにC 1 = C 2 とすると、 $\Delta$  V 2 =  $\Delta$  V 1 · C 0 / (C 0 + C 1 / 2) となる。さらに、C 0 / C 1 = 1 / 1 0 とすると、 $\Delta$  V 2 =  $\Delta$  V 1 · 1 / 6 となる。すなわち、2回目のオフセットキャンセル動作による

損失分Δ V 2 は 1 回目の損失分Δ V 1 の 1 / 6 に低減される。

## [0034]

1つのキャパシタを用いて1回のオフセットキャンセル動作を行なう従来の方法で損失分 $\Delta$  V 1 を 1 / 6 にするためには、6 倍の面積のキャパシタが必要になる。他方、この実施の形態1では、2 つのキャパシタ27.1,27,2 を用いるので、キャパシタの面積を2 倍したことになるが、損失分 $\Delta$  V 1 を 1 / 6 にするためのキャパシタの面積は従来の2 / 6 = 1 / 3 ですむ。なお、スイッチS 2 .2,S 3 .2 の面積はキャパシタに比べて十分に小さい。

### [0035]

次に、時刻 t 6 においてスイッチ S 4 がオンされると、出力電位 V Oが V O = V I  $-\Delta$  V 2 となり負荷に供給される。なお、スイッチ S 4 は必ずしも必要でない。ただし、スイッチ S 4 を設けないと、負荷容量が大きい場合は時刻 t 1 においてスイッチ S 1 , S 2 . 1 , S 2 . 2 をオンしてからキャパシタ 2 7 . 1 の端子間電圧 V O F が安定するまでの時間が長くなる。

#### [0036]

図8は、この実施の形態1の変更例となるオフセット補償機能付駆動回路38の構成を示す回路図である。図8を参照して、このオフセット補償機能付駆動回路38が図5のオフセット補償機能付駆動回路25と異なる点は、2つのキャパシタ27.1,27.2、2つのスイッチS2.1,S2.2および2つのスイッチS3.1,S3.2がm個(ただし、mは3以上の整数である)のキャパシ

タ 2 7. 1 ~ 2 7. m、m個のスイッチ S 2. 1 ~ S 2. mおよびm個のスイッチ S 3. 1 ~ S 3. mで置換されている点である。

### [0037]

キャパシタ 2 7. 1の一方電極は駆動回路 2 6の入力ノードに接続され、キャパシタ 2 7. 2~2 7. mの一方電極はそれぞれキャパシタ 2 7. 1~2 7. m - 1の他方電極に接続される。スイッチ S 2. 1~ S 2. mの一方端子はともにノード N 2 2 に接続され、それらの他方端子はそれぞれキャパシタ 2 7. 1~ 2 7. mの他方電極に接続される。スイッチ S 3. 1~ S 3. mの一方端子はともにノード N 2 0 に接続され、それらの他方端子はそれぞれキャパシタ 2 7. 1~ 2 7. mの他方電極に接続される。

## [0038]

ある時刻においてスイッチS1, S2.  $1 \sim S2$ . mがオンされ、キャパシタ 27. 1がオフセット電圧VOFに充電されるとともに、キャパシタ 27.  $2 \sim 27$ . mの各々の端子間電圧が0 Vにリセットされる。

#### [0039]

スイッチS1, S2. 1がオフされた後、スイッチS3. 1がオンされてキャパシタ27. 2が第1損失電圧 $\Delta$  V1に充電される。次いで、スイッチS2. 2がオフされるとともにスイッチS3. 2がオンされてキャパシタ27. 3が第2損失電圧 $\Delta$  V2に充電される。以下、同様にして、キャパシタ27. mが第m-1損失電圧 $\Delta$  Vm-1に充電される。次に、スイッチS2. mがオンされるとともにスイッチS3. mがオンされる。

#### [0040]

 $\Delta V m = V O F \cdot C O / (C O + C 1) \cdot C O / (C O + C 1 / 2) \cdots C O / (C O + C 1 / m) \cdots (4)$ 

ただし、損失電圧ΔVmはmを大きくするほどに小さくなっていくが、低減の 程度も小さくなっていき、逆にキャパシタ27.1~27.mの面積増大の悪影 響が相対的に大きくなるので、必要な出力電位精度に応じて最適な回数mを設定する必要がある。

## [0041]

### 「実施の形態 2 ]

図9は、この発明の実施の形態2によるオフセット補償機能付駆動回路の要部を示す回路図である。図9を参照して、このオフセット補償機能付駆動回路が図5のオフセット補償機能付駆動回路25と異なる点は、プッシュ型駆動回路26がプッシュ型駆動回路40で置換されている点である。

## [0042]

このプッシュ型駆動回路40は、定電流源41,42、N型トランジスタ43 , 44およびP型トランジスタ45,46を含む。定電流源41、N型トランジスタ43およびP型トランジスタ45は、第3電源電位VH1(たとえば10V)のラインと第4電源電位VL1(たとえば0V)のラインとの間に直列接続される。P型トランジスタ45のゲートは、入力ノードN21に接続される。N型トランジスタ43のゲートは、そのドレイン(ノードN41)に接続される。N型トランジスタ43は、ダイオードを構成する。トランジスタ43,45の駆動電流は定電流源41の電流値よりも十分大きく設定されているので、P型トランジスタ45はソースフォロア動作を行ない、ノードN41の電位V41はV41=V21+ | VTP | + VTNとなる。ここで、VTPはP型トランジスタのしきい値電圧である。

#### [0043]

N型トランジスタ44、P型トランジスタ46および定電流源42は、第5電源電位VH2(たとえば10V)のラインと第6電源電位VL2(たとえば0V)のラインとの間に直列接続される。N型トランジスタ44のゲートは、ノードN41の電位V41を受ける。P型トランジスタ46のゲートは、そのドレイン(出力ノードN22)に接続される。トランジスタ44,46の駆動電流は定電流源42の電流値よりも十分大きく設定されているので、N型トランジスタ44はソースフォロア動作を行ない、出力ノードN22の電位V22はV22=V41-VTN-|VTP|=V21となる。

### [0044]

すなわち、このプッシュ型駆動回路40は、定電流源41、N型トランジスタ 43およびP型トランジスタ45からなるレベルシフト回路とN型トランジスタ 44、P型トランジスタ46および定電流源42からなるレベルシフト回路とを 2段接続した回路である。この駆動回路40は、予め低い電位にプリチャージさ れたノードをトランジスタ44,46を介して充電して出力ノードN22の電位 V22を入力ノードN21の電位V21に上昇させる動作を行なう。

## [0045]

N型トランジスタ43と44のしきい値電圧VTNが同じであり、P型トランジスタ45と46のしきい値電圧VTPが同じである場合、この駆動回路40はオフセット電圧VOFを有しない。しかし、N型トランジスタ43と44のしきい値電圧VTNが異なる場合および/またはP型トランジスタ45と46のしきい値電圧VTPが異なる場合は、オフセット電圧VOFが発生する。この場合、N型トランジスタ43と44のしきい値電圧VTNの差をΔVTNとし、P型トランジスタ45と46のしきい値電圧VTPの差をΔVTPとすると、オフセット電圧VOFはVOF=|ΔVTP+ΔVTN|となる。このオフセット電圧VOFは、上述した複数回のオフセットキャンセル動作により低減化される。

## [0046]

この実施の形態2では、実施の形態1に比べ、駆動回路の貫通電流が小さくなり、消費電力の低減化が図られる。

#### [0047]

以下、この実施の形態2の変更例について説明する。図10のプッシュ型駆動回路47は、図9のプッシュ型駆動回路40からN型トランジスタ43およびP型トランジスタ46を除去したものである。ノードN41の電位V41はV41=V21+|VTP|となり、出力電位V22はV22=V41-VTN=V21+|VTP|-VTNとなる。したがって、この駆動回路47は、初期的にオフセット電圧VOF=VTN-|VTP|を有している。このオフセット電圧VOFは、上述した複数回のオフセットキャンセル動作により低減化される。

## [0048]

図11のプッシュ型駆動回路48は、図10のプッシュ型駆動回路47から定電流源41およびP型トランジスタ45を除去し、N型トランジスタ44のゲートを入力ノードN21に接続したものである。出力電位V22はV22=V21-VTNとなる。したがって、この駆動回路48は、初期的にオフセット電圧VOF=VTNを有している。このオフセット電圧VOFは、上述した複数回のオフセットキャンセル動作により低減化される。

## [0049]

## [実施の形態3]

図12は、この発明の実施の形態3によるオフセット補償機能付駆動回路の要部を示す回路図である。図12を参照して、このオフセット補償機能付駆動回路が図5のオフセット補償機能付駆動回路25と異なる点は、プッシュ型駆動回路26がプル型駆動回路50で置換されている点である。図3で説明したプリチャージ電位VCPが5Vの場合は、階調電位VGは0~5Vであるのでデータ線6の放電を行なえばよく、充電を行なう必要はない。この場合、プル型の駆動回路50が使用される。

## [0050]

このプル型駆動回路 5 0 は、N型トランジスタ 5 1 , 5 2 、P型トランジスタ 5 3 , 5 4 および定電流源 5 5 , 5 6 を含む。N型トランジスタ 5 1 、P型トランジスタ 5 3 および定電流源 5 5 は、第 7 電源電位 V H 3 (たとえば 5 V)のラインと第 8 電源電位 V L 3 (たとえばー1 0 V)のラインとの間に直列接続される。N型トランジスタ 5 1 のゲートは、入力ノードN 2 1 に接続される。P型トランジスタ 5 3 のゲートは、そのドレイン(ノードN 5 5)に接続される。P型トランジスタ 5 3 は、ダイオードを構成する。トランジスタ 5 1 ,5 3 の駆動電流は定電流源 5 5 の電流値よりも十分大きく設定されているので、N型トランジスタ 5 1 はソースフォロア動作を行ない、ノードN 5 5 の電位 V 5 5 は V 5 5 = V 2 1 - V T N - | V T P | となる。

## [0051]

定電流源56、N型トランジスタ52およびP型トランジスタ54は、第9電源電位VH4(たとえば5V)のラインと第10電源電位VL4(たとえば-1

0 V)とのラインとの間に直列接続される。P型トランジスタ54のゲートは、 ノードN55に接続される。N型トランジスタ51のゲートは、そのドレイン( 出力ノードN22)に接続される。トランジスタ52,54の駆動電流は定電流 源56の電流値よりも十分大きく設定されているので、P型トランジスタ54は ソースフォロア動作を行ない、出力ノードN22の電位 V22は V22 = V55 + | VTP | + VTN = V21となる。

## [0052]

つまり、このプル型駆動回路 5 0 は、N型トランジスタ 5 1、P型トランジスタ 5 3 および定電流源 5 5 からなるレベルシフト回路と定電流源 5 6、N型トランジスタ 5 2 および P型トランジスタ 5 4 を用いたレベルシフト回路とを 2 段接続した回路である。この駆動回路 5 0 は、予め高い電位にプリチャージされたノードをトランジスタ 5 2 , 5 4 を介して放電し、出力ノードN 2 2 の電位 V 2 2 を入力ノードN 2 1 の電位 V 2 1 に低下させる動作を行なう。

### [0053]

N型トランジスタ51と52のしきい値電圧VTNが同じであり、P型トランジスタ53と54のしきい値電圧VTPが同じである場合、この駆動回路50はオフセット電圧VOFを有しない。しかし、N型トランジスタ51と52のしきい値電圧VTNが異なる場合および/またはP型トランジスタ53と54のしきい値電圧VTPが異なる場合は、オフセット電圧VOFが発生する。この場合、N型トランジスタ51と52のしきい値電圧VTNの差を $\Delta$ VTNとし、P型トランジスタ53と54のしきい値電圧VTPの差を $\Delta$ VTPとすると、オフセット電圧VOFはVOF= $\Delta$ VTP+ $\Delta$ VTN $\Delta$ VTN $\Delta$ VTPとすると、オフセット電圧VOFはVOF= $\Delta$ VTP+ $\Delta$ VTN $\Delta$ VTN $\Delta$ VTV $\Delta$ 

#### [0054]

この実施の形態3でも、実施の形態1に比べて駆動回路の貫通電流が小さくなり、消費電流の低減化が図られる。

## [0055]

以下、この実施の形態3の変更例について説明する。図13のプル型駆動回路57は、図12のプル型駆動回路50からP型トランジスタ53およびN型トラ

ンジスタ52を除去したものである。ノードN55の電位V55はV55=V2 1-VTNとなり、出力電位V22はV22=V21-VTN+ | VTP | となる。したがって、この駆動回路57は、初期的にオフセット電圧VOF=VTN - | VTP | を有している。このオフセット電圧VOFは、上述した複数回のオフセットキャンセル動作により低減化される。

## [0056]

図14のプル型駆動回路58は、図13のプル型駆動回路57からN型トランジスタ51および定電流源55を除去し、P型トランジスタ54のゲートを入力ノードN21に接続したものである。出力電位V22はV22=V21+ | VPT | となる。したがって、この駆動回路58は、初期的にオフセット電圧VOF = VTNを有している。このオフセット電圧VOFは、上述のオフセットキャンセル動作により低減化される。

## [0057]

## [実施の形態4]

### [0058]

オフセット補償機能付プッシュ型駆動回路 6 1 は、実施の形態 1, 2 で示した 複数のオフセット補償機能付プッシュ型駆動回路のうちのいずれかと同じもので ある。オフセット補償機能付プル型駆動回路 6 2 は、実施の形態 3 で示した複数 のオフセット補償機能付プル型駆動回路のうちのいずれかと同じものである。ス イッチ S 4 . 1, S 4 . 2 は、実際にはそれぞれ駆動回路 6 1, 6 2 に含まれて いるが、説明および理解の簡単化のため、駆動回路 6 1, 6 2 とは別に記載され ている。

### [0059]

データ線6すなわち出力ノードN23がプリチャージ電位VCPにプリチャージされた後、入力ノードN20に階調電位VGが与えられると、駆動回路61,62の各々において図7で示したオフセットキャンセル動作が行われ、スイッチS4.1,S4.2がともにオンされて出力ノードN23が階調電位VGに駆動される。このとき2つの駆動回路61,62は同じ電位を出力するので、貫通電流は流れない。また、この状態でデータ線6にプラスのノイズが発生した場合はプル型駆動回路62が動作し、データ線6にマイナスのノイズが発生した場合はプッシュ型駆動回路61が動作し、データ線6に生じたノイズを低い出力インピーダンスで低レベルに抑制することができる。

## [0060]

この実施の形態 4 では、プリチャージ電位 V C P を 0 ~ 5 V の間の電位たとえば2.5 Vにしたので、プリチャージ電位 V C P を 0 V または 5 V にした場合に比べ、データ線 6 の電位を高速に設定することができ、かつ消費電力の低減化を図ることができる。

## [0061]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

#### [0062]

#### 【発明の効果】

以上のように、この発明に係るオフセット補償回路では、初段の一方電極が駆動回路の入力ノードに接続され、各々の一方電極が前段の他方電極に接続された第1~第Nのキャパシタと、入力電位を駆動回路の入力ノードに与えるとともに、第1のキャパシタの他方電極を駆動回路の出力ノードに接続し、第1のキャパシタをオフセット電圧に充電させる第1の切換回路と、第2~第Nのキャパシタを所定時間ずつ順次選択し、選択したキャパシタの一方電極に入力電位を与えるとともに選択したキャパシタの他方電極を駆動回路の出力ノードに接続し、第1~第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタをオフセット電圧に充電させる第2の切換回路と、第Nのキャパシタを対している。

ャパシタの他方電極に入力電位を与える第3の切換回路とが設けられる。したがって、駆動回路の入力ノードの寄生容量の影響を小さくすることができ、オフセット電圧を正確にキャンセルすることができる。

### 【図面の簡単な説明】

- 【図1】 この発明の実施の形態1によるカラー液晶表示装置の全体構成を示すブロック図である。
- 【図2】 図1に示した各液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。
- 【図3】 図1に示した水平走査回路に含まれるイコライザ+プリチャージ 回路の構成を示す回路図である。
- 【図4】 図1に示した水平走査回路に含まれる階調電位発生回路およびオフセット補償機能付駆動回路の構成を示す回路ブロック図である。
- 【図5】 図4に示したオフセット補償機能付駆動回路の構成を示す回路図である。
  - 【図6】 図5に示したプッシュ型駆動回路の構成を示す回路図である。
- 【図7】 図5に示したオフセット補償機能付駆動回路の動作を示すタイムチャートである。
  - 【図8】 実施の形態1の変更例を示す回路図である。
- 【図9】 この発明の実施の形態2によるオフセット補償機能付駆動回路に 含まれるプッシュ型駆動回路の構成を示す回路図である。
  - 【図10】 実施の形態2の変更例を示す回路図である。
  - 【図11】 実施の形態2の他の変更例を示す回路図である。
- 【図12】 この発明の実施の形態3によるオフセット補償機能付駆動回路の構成を示す回路図である。
  - 【図13】 実施の形態3の変更例を示す回路図である。
  - 【図14】 実施の形態3の他の変更例を示す回路図である。
- 【図15】 この発明の実施の形態4によるオフセット補償機能付駆動回路の構成を示す回路図である。


## 【符号の説明】

1 液晶パネル、2 液晶セル、3 画素、4 走査線、5 共通電位線、6 データ線、7 垂直走査回路、8 水平走査回路、10 液晶駆動回路、11,34,35,43,44,51,52 N型トランジスタ、12,27,28 キャパシタ、15 イコライザ+プリチャージ回路、16,17,22,S スイッチ、20 階調電位発生回路、21 抵抗素子、25,38,60~62 オフセット補償機能付駆動回路、26,40,47,48,50,57,58 駆動回路、31~33,45,46,53,54 P型トランジスタ、36,37,41,42,55,56 定電流源。


【書類名】

図面


[図1]




【図2】




【図3】




【図4】




【図5】




【図6】









【図8】









【図10】




【図11】








【図13】




【図14】

<u>58</u>



【図15】





【書類名】 要約書

## 【要約】

【課題】 オフセット電圧を正確にキャンセルすることが可能なオフセット補償 回路を提供する。

【解決手段】 このオフセット補償機能付駆動回路 2 5 では、スイッチ S 1 , S 2 . 1 , S 2 . 2 をオンさせてキャパシタ 2 7 . 1 を駆動回路 2 6 のオフセット電圧 V O F に充電させた後、スイッチ S 1 , S 2 . 1 をオフさせるとともにスイッチ S 3 . 1 をオンさせてキャパシタ 2 7 . 2 を駆動回路 2 6 の入力ノード N 2 1 の寄生容量 C 0 による損失電圧  $\Delta$  V 1 に充電させる。次いでスイッチ S 3 . 1 , S 2 . 2 をオフさせるとともにスイッチ S 3 . 2 , S 4 をオンさせる。このときも寄生容量 C 0 による損失電圧  $\Delta$  V 2 が発生し、出力電圧 V O は V I  $-\Delta$  V 2 となる。 C 0 = C 1 = C 2 とすると、 $\Delta$  V 2 は  $\Delta$  V 1 の 1 Z 6 になる。したがって、駆動回路 2 6 の寄生容量 C 0 の悪影響を低減化させることができる。

【選択図】 図5

特願2003-082580

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社